№9. Final. Resets — Transcript

Я всех приветствую, дорогие мои друзья. Ну и по совместительству, разумеется, уважаемые участники группы "Вечные студенты 3.0". Как бы грустно это ни звучало, но сегодня у нас финальный ролик в цикле видеоматериала по разбору последовательности запуска материнских плат, построенных на

А, ад православном лице Ryzen 2000-ю серию включительно. И соответственно, этот ролик будет посвящён ресетам, части ресетов. На минуточку, мы с вами очень хорошо разобрали в рамках предыдущих тем. Я говорю про ресет SI, наброс для мультиконтроллера и соответственно

сигнал сброса для контроллера электропитания в хавой части комба — это RSM RST. На этих двух сигналах я внимание акцентировать не буду, досконально всё описано, рассказано, аварийные ситуации, что будет нехорошего происходить на плате при отсутствии одного либо второго сигнала, я озвучил, показал, рассказал. Ну

то есть эти все темы просто до нельзя хорошо. Если кто-то пропустил, пожалуйста, наверстываем, смотрим соответствующий ролик и ознакамливаемся. Никуда они не делись. Поэтому если есть желание, соответственно, нагоняй. Теперь мы поговорим про единственный, своего рода, присутствующий на втором глобальном этапе, в отличие от

Интела. Да, здесь у нас второй глобальный этап, и на этом этапе происходит лишь один ресет. Ну и соответственно, все остальные ресеты, в том числе и платформ ресет, происходят уже на третьем глобальном этапе, там, где процессор занимается как настройкой работы

контроллеров, так и соответственно производит инициализацию аппаратного окружения вот посредством выполнения микропрограммы SETE. То есть плата уже постфактум, да, когда ресеты снимаются. И поэтому мы с вами сейчас в хронологии событий, а вот минуя те ресеты, которые мы с

вами уже разобрали по основным, пройдёмся дальше, расставим точки финальные, да, где у нас заканчивается первый глобальный этап, где начинается второй глобальный этап, ну и соответственно перейдём уже к третьему глобальному и рассмотрим комплект условий, да, для формирования тех ресетов, которые нас

интересуют прежде всего платформенные. Для этого убираю говорящие руки, и мы с вами, и мы с вами отправляемся в мир сэмплов. Нет ничего лучше для демонстрации происходящего, как сэмплирование происходящего на различных линиях, как сигнальных, так и линий питания, так и

соответственно линий различных шин. Это помогает очень хорошо прямо прочувствовать хронологию событий. Итак, где у нас заканчивается первый глобальный этап? Это тот, где про электропитание и соответственно тактирование, правильно? Он заканчивается тогда, когда в дело вступает интегрированный в хаво-вю

часть контроллер тактирования, он же ICC. То есть как только мы видим формирование тактовых сигналов, этой теме был посвящён отдельный ролик, да, так с сэмплами, со шпаргалок. Вот как только у нас соответственно тактовые сигналы появляются для конечных потребителей, в

принципе можете смело утверждать, что у вас второй глобальный этап начался. На втором глобальном этапе у нас происходит, ребятки, правильно, LPC RST инверсный. Вот единственный ресет, он адресован двум контроллерам: первый проживает у нас в хавой части комба, второй мультикон — это убо либо

соответственно Инте для активации, соответственно, и вывода в рабочий режим уже этих двух контроллеров, двух этих чипов. Единственный, неповторимый и соответственно происходящий на втором глобальном этапе. Какие условия нужны для того, чтобы LPC на плате был сформирован? Ну разумеется, это выполнение безусловное, да,

выполнение предшествующих со этапов, то есть электропитание, тактирование — всё должно быть. И отмашка. И отмашка, а для хаба, ну точнее хаво-вой части, ну давайте буду говорить комбинированного процессора, вот на выдачу этого сигнала является получение им итогового System Power от

мультиконтроллера. Сигнал архиважный, к нему можете привязываться. На этом сигнале построен соответствующий лайфхак, да. Второй — про тактирование, то есть когда вы наблюдаете происходящее сейчас, что-нибудь откроем так. Одну секундочку, такти, давайте табличку откроем, вот эту, замечательно, да. То есть когда вы видите, допустим, уго контроллера

либо на разъёме под 2 PCI Express накопитель, либо соответственно тактовый сигнал для контроллеров PCI Express x16, если вы видите там наличие тактового сигнала на одной из двух линий дифференциальной пары, да, выделены под тактирование, вы с уверенностью можете утверждать, что у вас вот эта вот

вся прелесть и группа PRIM, группа SUSP запущены, все соответствующие сигналы выданы, у нас работает прекрасно с генератором, задающим на 48 МГц кварцевой стабилизации. Да, это можно даже не проверять. И очень важно — это System Power, напря архиважно. То есть этот сигнал у

нас по сути везде фигурирует, да, и он является некой такой финишной чертой, финишной именно из сигналов, да, финишной точкой вот в преддверии запуска тактовых сигналов и как следствие предшествует последнему условию, которое из выполнение которого и завершает первый глобальный

этап, то есть наличие тактового сигнала для конечных потребителей, для выдачи соответствующего сигнала. Я про LPC RST. Вот System Power K является отмашкой, как и в принципе для выдачи APU PowerGO, это уже Power Control UN в процессоре делает для SMM

контроллера, активируя по сути работу шины SVI, да, и взаимодействие уже процессором с своим подчинённым лицем колер, со своим SLM. Этому тоже посвящён отдельный ролик, вот по протоколу SVI 2 к APU PowerGO. Несмотря на то, что у нас он в нашем референсе, да, следует

одиннадцатым пунктом после получения PMC сигнала, соответственно System Power, мы не привязываем: есть APU PowerGO, нет APU PowerGO — пофиг. Соответственно для LPC RST инверсно этот факт вообще ни коим разом не является обязательным. Понятно, что для дальнейшего запуска материнской платы

успешно, разумеется, этот пункт крайне важен. Но вот конкретно для выдачи LPC RST сигнала это не играет никакой роли. И есть соответствующий сэмпл, вот смотрите, сейчас я вам покажу на нормальном, где всё хорошо, да. Вот наш System Power, вот

он System Power. И как вы видите хронология событий: следующее — тактовый сигнал и сигнал сброса. Ну вообще для плюс-минус серьёзных контроллеров вы последовательно запускаете. Вот именно в глобальном плане можете в голове себе запомнить по следующему сценарию: электропитание всегда и везде,

ну то есть без разницы с чем вы работаете, нет питания — все последующие условия уже не имеют никакого смысла и не важны соответственно. Электропитание, потом, если у нас контроллер, ну серьёзный, либо контроллер у нас на синхронной шине, да, где нужны синхроимпульсы для

ах, для синхронизации работы мастера и слейва, а соответственно М — это тактовый сигнал, в обязательном порядке опять же будет происходить некая задержка по времени, то есть для того, чтобы тактовый сигнал стабилизировался. Это касается и питающих напряжений, то есть всегда есть

задержки между какими-то событиями для стабилизации либо питающего напряжения, либо вот в случае тактового сигнала стабилизации. А тактового сигнала и здесь эта задержка составляет ну 360 микросекунд, микросекунд. Ну а тот сигнал, про который я упоминал, да, Power сигнал активации

работы SVI шины, он у нас происходит лихо позже выдачи LPC RST. Вот смотрите, пожалуйста, H целых 4 с по в меньшую сторону округли 45 секунды. И даже если у нас при не будет так вот, то соответственно это так секунду это не приведёт ни к

чему плачевному, если это рассматривать с позиции ресета, который на втором глобальном этапе происходит. Я сейчас найду этот SML и соответственно покажу. [музыка] Так вот, пожалуйста, PowerGO сигнал. Так вот у нас, соответственно, соответственно это какие-то переходные процессы, скорее все 5 МГц. Ну там, по-моему, уровень триггерный очень маленький был, словил лог-анализатор. И как вы видите и тактирование, и сигнал LPC, вот на плате есть даже при отсутствующем APU PowerGO сигнале. Поэтому то, что вы должны проверить — это понятное дело выполнение предыдущих

условий и также наличие сигнала System Power, который является отмашкой для соответственно запуска контроллера тактирования и формирования сигнала сброса для двух контроллеров LPC, вот в хавой части и в мульте. В принципе всё по второму глобальному этапу. Теперь, друзья мои, настал черёд

поговорить про те ресеты, их львиная часть на самом деле, а на пла...

поговорить про те ресет их Львиная часть на самом деле А на плате который снимается на третьем глобальном этапе третий глобальный ребята Напоминаю Вам Это история про прежде всего настройку работы контроллеров прежде всего входящих в состав комбинированного процессора А и соответственно

инициализации процессором своего аппаратного окружения по средствам выполнения микропрограммы селф именно по это причине вы наблюдаете на досках которые были лишены питания и произошёл сброс состояния триггеров регистрах энергозависимость памяти к Ну не менее трх раз да такая плата у вас включается

что-то происходит ток потребления динамические потом плата выключается Потом авто включается так несколько раз это вот всё связано с тем что настраиваются контроллеры прежде всего Да чтобы быть чуть-чуть конкретным и во чтото пальчиком Ну как вариант из примеров Да приведут тот же контроллер

электропитания тот же контроллер тактирования тот же контроллер памяти тот же контроллер gpo То есть все контроллеры которые имеют регистры для конфигурации их работа а это Ну достаточно большое количество вот в момент прохождения утилизации вот этих вот тройных включений выключения но не

менее трёх раз соответствующие значения В эти регистры вносятся Согласно программной составляющий То есть то что у нас хранится по настройкам в WiFi а та же допустим таблица частоты для ICC то есть контроллера тактирования таблица напряжений для Power Control

Юнита чтобы он корректно рулил двумя вма питающий процессорную часть Ну формирующий викор и в виде DnB то есть всё это происходит на этапе как раз таки инициализации и ресе Львиная часть ресет также не являются исключением они у нас

соответственно формируются на третьем глобальном этапе в определённой очередности И это тоже очень важно понимать признаюсь вам честно для меня платформа он же PCI а0 Вот который снимается не Первым был неким открытием потому что я всё-таки собаку сидел на интеле А вот что

касается AMD у меня было до того как я начал работать с фактам немножко другое мира восприятия как думаю и подавляющего большинства если не у всех когда мы думали что платформы это тот первый да либо Тот который на втором

глобальном этапе не ребята здесь ситуация абсолютно иная и в корне и радикально отличается от того что мы видим на платах от inel что касается ресе тов На третьем глобальном этапе здесь ситуация максимально интересная необычная и многие из вас я думаю сделают для себя

новые открытие сечас Но прежде чем мы нам разбираться с деталями хочется озвучить два ахины ресета на третьем глобальном которые вы должны прямо вот хорошо запомнить один из них звучит так что первый ресет и все последующие на материнских платах которые построены на

Рязани д серию возможен только лишь после начала выполнения процессора микропрограммы сете то есть плата будет ваша уже в пост и только после этого будет деактивирован первый и последующие ресе запомнили Да потому что могут быть ситуации когда у вас плата в пост

первого ресета и последующих Разумеется не будет а ну пример аварийных ситуаций я пожалуй озвучу когда с первым ресета из группы основных начнём разбираться второй факт А то что ресет мы можем и должны наверное будет правильно поделить на две

глобальные группировки первая группировка основные ресе а комплектность аппаратных условий Да сигналов событий электропитания в том числе они в принципе для каждого из них предопределены заранее как и физический вывод на котором сигнал этот висит он как правило не переназначенные

производителя А что-то изменить Да вот они будут везде и всегда вами наблюдаться в схемах вторая группировка глобальная - это опциональные ресе по названию опционально Да понятно что они могут Как быть полным составом так и уреза так и соответственно их вообще

может не быть а их функцию будет замещать один либо несколько основных ресе тов которые в принципе с этой задачей без труда могут справляться некую такую сравнительную сравнительную процедуру Я произведу на двух платах где вот по опционам Рем Есть

отличия приличные Хотя платы построе ну и соответственно здесь просто лишь желание производителя соответственно добавить опциональный какой-то ресет обо всём по порядку Давайте начинать с основных ресе тов я буду их озвучивать и про них рассказывать в рамках хронологии их

появление хронологии событий как они появляются на плате то есть очерёдность будет соблюдаться и опираться я буду на факта происходящего который был зарова на различных платах построенных вязания С чего мы начнём правильно со схемы нужно показывать сторона должна знать

своих героев и первый ресет который случается на третьем глобальном этапе это не PCI r0 L он же платформа и не PCI R1 L нет ребятки Это история про дальше там секунды наверное 2 с поло а то и три

происходит после снятия первого либо первых ресе А чтобы рассказать вам про первые ресе либо первый реет мы должны BB на третью страницу там где контроллер памяти двухканальный Вот то есть мы рассматриваем сейчас страничку схемы где отображён изображён контроллер памяти в

процессоре он двухканальный очень сразу важно запомнить что ресет для каждого канала индивидуален то есть условия если выполняются то с канала Точнее с микросхем которы в этом канале установлены снимается сет я говорю про м дальше идёт буква канала то есть либо

нулевой либо первый ну как вы понимаете шита канал A и канал B и reset подчёркивание Low то есть название вот это которое сейчас я озвучил это название шита на а комбинированный процессор M - это заглавная буква первая буква слова Memory память A - это канал

либо первый либо второй то есть нолик либо единичка Ну используется как вы видите буквенное обозначение поэтому A и B дали РЕТ и знак инверсии вместо речки у нас соответственно приписка Low это ресет для канала A и соответственно ресет для канала B в названии будет

иметь отличие от A только в букве B рекомендую оперировать всё-таки названиями Даши тов потому что оно будет неизменно на всех схемах А вот название сигнала Ну в данном случае как-то коррелирует с названием подчеркивание инверс Ну это в этой схеме вот схема допустим

платы ком котоно стоит здесь уже название иное потом канал идт потом подчеркивания нету Под И зна инверсии речка Ну опять же во внутреннем периметре прямоугольника название зашита поэтому так вот будет гораздо проще быстрее и легче найти интересующий г я

см сви при соблюдении ряда условий Прежде всего я говорю про успешность опроса содержимого про с контроллером й части комба для того чтобы контроллер памяти мог настроить Сначала свою работу а потом и настроить уже микросхемы оперативной памяти установлен в этом

канале для корректной работы КП оперативная памя соответственно последовательность происходящего для первого ресета будет следующее то есть наш процессор наш процессор когда он получит всю комплектность условий для начала выполнения микропрограммы селф Ну понятно что не сете сразу начинает выполнять выполнять загрузочный код

который присутствует вот в случае Intel это называется кроком память который программируется одноразово на заводе то есть стартовый код записывается туда вот в случае Такая же история но я не знаю как это называется то он выполнит сначала часть кода оттуда а потом соответственно через

контроллер в хавой части обратиться по темо адресам где лежит продолжение и соответственно Так секундочку вот наша шина И соответственно после того как получит всё необходимое начнёт потихонечку выполнять микропрограммы сете попутно ещё и настраивая регистры настроек контроллеров различных на материнской

плате И как вы видите как вы видите щение к флешки происходит лишь на третьем глобальном этапе То есть когда выполнено всё из двух предыдущих и Если у вас на доске отсутствует актовый сигнал то шите се флешку Это история

наверное максимально иррациональная Поэтому двигайтесь всё-таки в своей диагностике по некой такой хронологии событий делаете правильные осознанные действия нежели занимаетесь брут форсо ладно это отличее от темы продолжаем дальше Вот он получил Всё что ему необходимо для начала и Вот соответственно пошёл у нас

тест происходить да то есть по активности на lpc либо наши мы можем чётко себе отдавать отчёт что процессор выполняет микро программу сеста после того как дело доходит до оперативной памяти Так секунду вот вот здесь она проходит инициализацию то есть настройку

инициализацию проверку валидности одной из первых но но прежде всего прежде всего контроллер памяти должен быть настроен А для этого ему нужно получить информацию Что за юниты памяти с которыми ему предстоит работать Какие уних характеристики чтобы корректно Ну строба вот вольтаж

температурные характеристики также имеют огромную роль и соответственно настройки соответствующие имеются в проме spd так вот Вот момент вот момент когда дело дошло дома ой до опроса содержимого через контро в хабе содержимого и промо spd и тут очень важный Аспект который напрямую влияет на

а снятие ресета с оперативной памяти смотрите ребят если у вас память лишь слото так лишь слото какой слоти вы поставите где будет промы спи такого соответственно слота у нас и будет снят ресет А тут у нас у двухканального у

двухканального контроллера памяти индивидуальный ресет для каждого канала если промо нет либо повреждено его содержимое либо он сам неисправен либо есть физический обрыв чтот правильно контролер не получит доступ к своему сву То есть к содержимому в spd и как следствие контроллер памяти не будет

настроен Ну и по тому что не произошло обращение корректно к пму Да и не получение содержимого от этого пма как результат будет отсутствие снятого ресета с этого канала А вот если всё хорошо то соответственно на Шен ресет с памяти будет

снят это нормально это тоже вот это вот то есть дважды будет снят ресет А в процессе настройки инициализации оперативной памяти потому что процессора ш Не безграничный ну и для разворачивания на дальнейшей процедуры микропрограммы сете точнее процедуры селф Да ему нужна память поэтому память

соотвественно с первой и одной из первых инициали но опять же это не говорит о том что при проблемах с СБА контроллером допустим он там по питанию гвозде никаких не кидал просто ну не Алё скажем так да Вот Вы не

получите ситуацию при которой вас плата будет в пост а но при этом но при этом ресе начиная с первого сняты не будут Ну и как следствие все последующие также то есть такое тоже может попадаться при неисправном процессоре всего лишь одном

контроллере в комбинированном процессоре Вы можете получить вот такую ситуацию то есть условия важные для того чтобы первый ресет случился они следующие выполнение всех соответственно ратных событий да питание тактирование сигналы далее корректность содержимого начального кода на SPI флешки Да чтобы процессор соответственно

начал выполнять микро программу сете Вот это второй факт Ну как следст понятно да что исправность контроллера контроллера в самом комбинированном процессоре также очень сильно ляет далее исправность про spd отсутствие обрывов на шине SM Ну тоже тут как бы не является исключением

То есть это всё придёт к одинаковым последствиям Ну немножко разные по симптоматике они будут корректно содержимого про spd про связь я говорил в принципе и корректность кода кото отсуствует то есть вот прямо многофакторная история Да и программная и аппаратная составляющая имеется и

каждая из этих частей критически важна для успеха снятия первого и последующего последующих ресе тов Ну и помним В какой канал памяти вы вставили оперативную память где присутствует ипром с тогой будет снять ресет второй будет без ресета потому что там пма не будет если

у вас плата с ра спаянный памятью то и моли хранятся у нас в То есть если будет что-то повреждено на флешке либо она сама Ну понятно Если она сама неисправна то вы маловероятно что вот до этого этапа дойдёте Вот Ну а если

всё-таки повреждён лишь модуль то как следствие Да ресета вы не увидите Вот в этих ситуациях да имеет смысл шить Wi Да это действительно может помочь то есть вот сценарии которые Яса они в принципе кот с именно программным пум по первому ресе

Окей разобрались важный индивидуальный для каждого канала Где ипм стоит Где он ошен Где всё хорошо там соответственно и у нас и будет сформирован сигнал Т двигаемся дальше дальше в нашей хронологии событий Видите сколько всего происходит это у нас SPI Интерфейс Это

lpc это соответственно адресная шина шина адреса оперативной памяти вот смотрите следующие ресе это конечно у нас а PCI r0 и PCI R1 инверсный Ну как я говорил ранее единичка обычно не используется Ну либо используется под закрытие вопросов с

А не альтернативными а опциональные ресета Да чтобы заместить что-то тут надо случае то есть он же ПТФ почти везде и всегда именно платформе на p0 висит очень важно также понимать что этот сигнал хоть по комплектности предшествующих условий для

успеха его деактивации на аппаратном уровне имеет предрешен комплект да то есть заранее определённым А вот программно конечно же как и время так и условия и на каком этапе будет он деактивирован задаётся программно потому что история здесь следующая у просо

то есть добирается до настройки инициализации какого-то контроллера он предварительно с него снимает РЕТ Ну а потом происходит все необходимые мероприятия уже под управление микропрограммы сете Вот как оно здесь работает поэтому и разнесенные ресе и опциональные ресе которые опять же могут

случаться Лихо позже Да потому что подстроить соответственно контроллер портов водовода общего назначение ОТС и вот такая вот интересная [музыка] не похожа с досками на но тем не менее логия Вот именно в глобальном плане да она будет соблюдаться сначала памяти

потом P он же платформа и который как правило Нигде никогда не используется ится редкость я нечасто вижу чтобы он задействовал так для того чтобы нам вернуться страница Да отжим туда и вот пожалуйста второй в очереди второй который на плате появляется это

наш платформ reset Называется он пошит pc0 ну есть ещё один его Напарник pc1 То есть как вы видите в основном в основном эти выводы хоть и в принципе можно переназначить Ну я как-то не наблюдал чтобы соответственно вывод использован

под прямую функцию в лице платформы он же P Вот был задействован под решение каких-то других задач даже PC 1 как вы видите он здесь просто к земле притянул через резистор 10 ки вот наш платформа условия которые должны быть на

плате выполнены тут в принципе как и в случае с памятью во-первых по аппаратной составляющей уть в последовательность что Нева ре то есть память у нас должна соответственно быть во-первых исправная и его содержимое исправные физические обрывы отсутствовать вот после этого мы увидим заветный плт а не

верите мне на слово и не надо я вам сейчас демонстрирую ситуацию при которой у меня ну отсутствует spd да то есть всё хорошо плата рабочая всё чётко камень рабочий всё замечательно кроме как вы видите опро теста какие-то настройки сете активность

на lpc и всё первого ресета нет положения банкета нет всех последующих ресе тов нет то есть у нас к условиям обязательным для того чтобы платформа ресет и последующие случились на плате это выполнение деактивации во-первых первого ресета Да чтобы все условия для того

чтобы первый был снят были выполнены плюс к этому добавляется исправность самих микросхем оперативной памяти потому что у меня есть СМЛ который я снимал при установленной плано с неисправной микросхем одной из микросхемой памяти и вот пожалуйста что я получил в результате есть

соответственно у нас опросы промо spd раз снят двад нормально Потом едва два раза и смотрите он пытается Да сколько попыток попыток А вот Достучаться до памяти то есть сбросить ресет и опять попробовать её настроить сбросить ресет и опять попробовать её настроить

сбросить ресет и опять попробовать е настроить но терпение Как говорится не безграничное то есть несколько попыток 1 2 3 4 Но вот это вот случается везде всегда три попытки и до свидания всё остальное прекращается то есть дальнейшее продвижение

А в рамках выполнения микропрограммы селф теста процессором инициализации прекращается и так как у нас есть затык на предшествующем этапе перед платформой смысл снимать платформ сет вот если образовалась аварийная ситуация и дальше продолжение последовательности инициализации невозможно вот так вот поэтому к

платформ ресе мы с вами добавляем успех предшествующих этапов где вот то есть это весь кусок должен отыграться красиво и без аварий если вставили какую-то подбитую память пожалуйста у вас будет снят ресет сопе Да но не будет платформы ЕС этой

плата ваша нит не пройдёт то есть тут на память на самом деле очень очень-очень пристальное внимание прямо очень пристальное внимание не понравилось там содержимое промо spd либо не получилось контроллер настроить получите отсутствие платформы получите отсутствие прохождения инициализации память у вас

распаянная да Вот соответственно что прозодит в таком случае нарушение пайки условно in модуль Окей подтянут контроллер настроен контроллер пытается настроить память Ничего либо пытается взаимодействовать с этой памятью что-то записывать Вот но при чтении соответственно ошибки всё на этом всё

прекратится у вас плата будет в пост платформ ресета не будет как и последующих ресе тов Но вот с памяти ресет снят будет Поэтому все сэмплы положу максимально полезная информация Используйте при диагностике потому что здесь не так как у Intel и всё не так

очевидно всё взаимосвязано как на программном так и на аппаратном уровне то есть симбиоз хорошо по PCI RST 01 Почему 01 Ну потому что в электронике в программирование отчёт с но с Нолика начинается мы с вами разобрались кстати второй редко используется я говорил то

есть как-то замещает на некоторых а досках а функцию опциональный ресе тов Ну чаще всего может вообще не использоваться поэтому он есть он может применяться условия соответственно на аппаратном уровне идентичные pc0 вот Ну вот а время соответственно выдачи его либо условий именно с

программной составляющей может отличаться Ну допустим на него могут быть повешены функции снятия ресета с TP модуля и допустим слан контроллера Вот и в зависимости от того Где в временном интервале у нас происходит инициализация этих контроллеров вот в преддверии прохождения и опроса и

процессором Да будет снят то есть вот надо опрашивать какой-то контроллер сняли ретик и добрый вечер ну так сигнал уже есть это мы с вами разобрали в предыдущих роликах так что ещё осталось из основных рев кроме ресета с памяти p0

он же платформ P1 Вот который ильва ой это у насу как правило совме е с аудио усилителем то есть на аудиосистема скажем так вот он этог он будет везде всегда он как правило Ну шар не меняется он закреплён

железно есть альтернативные конечно функции Ну обычно Ну соответственно на [музыка] сос корректно Ну условно это есть штука везде и всегда по аппаратной части здесь плюс-минус такой же комплект как и для платформ вот по программной части я объяснил Да когда он будет снят он будет

снят когда дело дойдёт до инициализации аудио кодека его на ади хороо это в принципе послед из основных есть что то что на каждой плате Теперь мы переходим к опциональные С чего начнём правильно с синал возможен только лишь на досках

где имеется у нас дискретная карта если дискретной карты нету Нафиг он нужен Правильно Правильно Как правило он ещё он ещё он ещё не является итоговым для нашего GP Почему Потому собира компле изх ПФ по средствам логики формируется уже

итоговый давайте я выделю его красавчика поиск по поиску пройдёмся и попадём Да логический элемент типа вот пожалуйста два условия два входа две единицы должно быть только тогда у нас формируется а логика Вот эта да типа - это распространённое е решение и подавляющем

большинстве плат вы это будете наблюдать То есть у нас обязало как правило платформе се плюс GPU Hold предшествующие условия Ну помимо программных понятно да что этот ресет тоже на него влияние оказывает программная составляющие Но вот по аппаратной части для этого ресета

принципиальное наличие итогового Power гуда от системы электропитания для нашей видеокарты я говорю про сигнал dgpu Power OK без этого сигнала данный сигнал невозможен где он вот он вот вот это принципиально вот ну помимо всех остальных условий GPU Power ну и

соответственно когда наступает время GPU Hold RST у нас ча камня выдаётся вывод висит на выводе портово до общего назначения и соответственно задаётся так а хочу вам показать ребятки смотрите Так секундочку во и появляется А че появляется Ну потому

что это не настроенный порт вывода общего назначения вот когда уже соответствующие настройки Я так понимаю в начальном коде есть ещё и настройки вот сомневаюсь по поводу таблиц чисто для контро тактирования и также ВМ кось есть таблица напряжения для нашего Power

Юнита чтобы он корректно управлял в CPU возможно чуть позже она подтаскивание имеется Ну либо какого-то конкретного какого-то конкретного порта водовода общего назначения поэтому мы и видим здесь эту вот интересную штуку Ну а так он видите Где появляется это исходный Это

не это именно исход появляется после платформы в принципе по логике как бы событий Да и происходящего понятно что сначала платформа Ну а вот видеосистема в частности видеокарта будет проходить тренинг инициализацию скажем так уже гораздо позже других кон гнал вот этот и соответственно

исходный GPU Hold RST как и dgpu Power OK dgpu Power enable Справедлив для материнских плат с дискретной картой так вот а висит Ну в данном случае он у нас на gpo 69 Ну вот обещал сравнивать Давайте будем сравнивать с

N91 это нам нужно да да тут он по-другому может называться но нас это не пугает так нет нет нет нет так называется подчерки решётка подчеркивание 69 Ну тотже кстати на него тоже пове повешен наш pxs RST это исходный сигнал оже GPU Power руке в

других схемах но это не отменяет того факта что реализация по формированию Ctrl F Ctrl V аа по формированию ресета именно для GPU уже финального да Видите с использованием логического элемента типа и опять же фигурирует два сигнала на двух вводах

платформ не с он же PCI а PCI 6.0 и на хорошо с этим опционам разобрались двигаемся назад двигаемся дальше по опционам что можно добавить которые приписки [музыка] Да ну в принципе всё да про будет на плате n11 нет нет нет нет нет вот AP SSD R Вот

это опциональный товарищ Давайте его Вот так и сюда добавим букво и пройдёмся ну и тут опять же классическая классика как правило это итоговый сигнал сброса для того чтобы предотвратить какие-то нехорошие совпадения скажем так да когда платформы ещё не будет а вот этот по

каким-то причинам соответственно будет сформирован сигнал чтобы не снимать ресет уже с конечного скажем так контроллера Да ну в нашем случае называется CD инверсный сигнал Ну происходит некая проверка Вот соответственно от логики типа и apus SSD RST то есть тот который опциональный но

как вы видите он без P RST всё равно не имеет власти над деактивации сигнала RST с конечного контроллера то есть надо выполнение обоих условий это касается кстати всего остального что ещё тут есть а Лан волана расти Так сейчас

секундочку так Давайте забьём н и посмотрим как здесь формируется ну н ну Лан по крайней мерен ещё не нашли то есть для нашего модуля вайфая сигналом сброса он жеве является ПФО такте сетевой контроллер Да сигналом сброса является является

Что является комбинация успешности Ну либо две реализации либо может чок стоять и платформ соответственно будет нашим Лано расти инверсным либо вторая история Когда стоит у нас два диода вот сди первы одного сигнала это группа основных на платформ а второй пот смотрит в

сторону L это у нас не что иное как опциональный ресет вот как вы понимаете может быть и так может быть и так ну и соответственно если чего-то из этого не будет то ласти итогово не сформируется Но обычно ставить логику я вам пока почему-то

решили сэкономить Дава посмотрим на этой плате у так да Ну в принципе может быть может и не быть опционально истори Ага здесь у нас даже мультиконтроллер принимает участие может влиять может влиять так и Вот соответственно н RST у мульт

задействован мульт не процессор вот Ну скорее всего здесь вот так lr14 ну и соответственно платформа сет сигнал сброса для контроллера а сетевого теперь вторая плата вторая плата по SSD мы уже с вами разобрали Давайте посмотрим по поводу РСТ

РСТ неправильно может быть Вот так тоже неправильно Значит будем действовать по-другому налан так а так так так это сам разъём сейчас найдём сечас найдём А ну в принципе здесь искать не надо сигналом сброса для wi-fi для контроллера wi-fi модуля у нас является

платформа сет индивидуального нету Теперь давайте что касается сетевого контроллера Так что касается сетевого контроллера это wi-fi наш тут я пометки не делал но мы сейчас быстро найдём быстро найдём так по эсэс дш Я же сказал Да сказал это эсэс дш G Нет нет

нет ладно й давайте знаете поступим хитрым способом возьмём сигнал UN Wake и посредством данного сигнала быстренько найдём сетевой контроллер посмотрим кто там ресе этом является для него так стране стране вот Наша сеть и платформа сет является риетом то есть опциональный сигналов как вот в

предыдущем случае ресе тов Да в случае B xb а нету поэтому опять же как и говорил ранее может быть полно комплектная история когда вот те аксы есть и растут они с выводов которые Вт на портах уда вывода общего назначения у убой части

комба ну и соответственно на конкретный вывод задаётся конкретный соответственно опциональный ресет Ну и выполнение его диктуется как и комбинации условий по аппаратному по аппаратным событиям так и соответственно и диктуется ещё и программной реализации как у нас производитель написавший микро программу Ну и в целом

соответственно решил проводить процедуру инициализации временные интервалы между ресета и между событиями могут отличаться от платы к плате разных производителей Вот Но тем не менее Это не отменяет того факта что в глобальном смысле происходящее событий Типовая с група основных рев снимается Прежде

всего я говорю про реет для оперативной памяти далее платформа pc0 Ну и P1 если он задействован ну а вот эти все производные даже если а есть А есть в любом случае будет у нас осуществляться и верификация есть проверка наличия платф посредством гити

то есть напрямую опциональный ничего снимает работает в паре с платформой сетом Даже если он появляется раньше Но как правило они появляются позже вот в этом сэмплер Насть кстати Лан R инверсный в случае bxb Так секунду одну секунду господа Это у нас платформа и поэтому мы

единовременно и видим А вот что касается м PCI Express а RST Да это уже финальный P X RST то есть не Hold а именно P X RST он соответственно возможен он возможен только при наличии платформ Сета и также

на втором выводе на втором входе логики типа должен сформироваться GPU вот Несмотря на то что аппаратно это всё подвязали порядке на GPU Power сигнал вот в программном соответственно плане у нас он де активируется этот сигнал Да ну уже прилично прошло времени и прилично

событи потрите сколько Да уже как бы кусок приличный процессор отработал микропрограммы сете То есть это уже ближе к серединке Ну не совсем серединка Ну скажем так может быть первая четверть граммы когда дело дошло до утилизации видео Чипа да тогда

соответственно комбинированный процессор икуно с наличием пост де активированного у нас формируется итоговый для сигнал сброса для нашего видеочипа X инверс Ну вот так вот ребятки то есть из того что я по аппаратной части вам могу рассказать Я конечно могу рассказать с

опытами Да вот которые как на мой вкус крайне полезные вот в плане первого ресета потому что всё последующее не может быть выполнено второго Ну в случае там GPU это Power сигнал GPU Power это могу сделать а вот что касается ревер

инжиниринга кода и разбора именно микропрограммы селф Ну во-первых не исходников Нет во-вторых я в этом Ну мягко сказать вообще ни о чём вот поэтому я В общих чертах как это всё представляется и коррелируется развитием событий до вас и Донс в любом случае

даже если бы вы Ну обладали пакетом знаний для Ну декодирования происходящего я мало а Верю в то что кто-то бы этим занимался Поэтому если акцентировать внимание исключительно на архиважный и полезных вещах то что вам на практике реально пригодится помним

нету оперативной памяти а если всё до этого хорошо Ну в слоте имею в виду у нас соответственно первого ресета не будет последующих ресе тов Как видите по сэмплу тоже не будет то есть для платформ ресета и всего остального нужна

память ну прежде всего про поврежденный Ну соответственно памяти будет пытаться сниматься ВС остальное будет отсутствовать то есть ВС завязано ещ на оперативной памяти это вот наверное максимально полезно знать случай наборной памяти потому что вы смотрите платформу лита нету а дело оказывается в нарушении

пайке допустим по какой-то из микросхем оперативной памяти потому что важно только содержания Не только но и исправность самих микросхем оперативной памяти потому что без вступления в дело настроенной как и контроллера памяти так и оперативной памяти продолжение выполнения микропрограммы сете

невозможно потому что нужен некий вуфер вот такие вот друзья у нас пироги по ресета на третьем глобальном этапе Надеюсь данный ролик вам поможет вот для многих это будет информация реально полезной Вот и поможет понять как происходит у нас

деактивация ресе тов которые нельзя рассматривать одобрено от прохождения платы инициализации на этом У меня всё будет у нас ещё Стрим тематический по этой теме да на котором если вопросы останутся Я в силу своей квалификации Постараюсь на эти вопросы

ответить К сожалению вот в плане про Я имею крайне низкие компетенции я бы с огромным удовольствием с вами поделился всей информацией которой обладаю но к сожалению я в этом не силён поэтому вопрос-то вы задавайте конечно на стриме Но вот получится у меня на них ответить

или нет Вот в плане программной составляющей я не могу вам гарантировать Ну по крайней мере я надеюсь что у меня получилось вас понятно И самое главное копту Мысль о происходящем о реально происходящих вещах на материнских платах которые построены на комбинированных

процессора ryzen вот с позиции ресе тов Надеюсь было интересно и надеюсь вы узнали много чего нового для себя и сделайте соответствующие выводы всем крепкого здоровья пока-пока